台积电被曝应英伟达要求筹划3D DRAM制造，建厂路径仍在评估

据中央社11月6日报道，The Information引述两名知情人士称，台积电近期应英伟达要求，开始拟定3D DRAM制造计划，由负责先进封装业务的副总经理徐国晋主导。正在考虑的设施方案包括新建工厂，以及收购现有厂房后改造成内存生产设施。报道未给出生产时间，工厂取得方式也未确定。这项消息所指的进展，是台积电开始规划制造和评估设施；英伟达希望增加供应来源的要求，尚未对应到公开的工厂投资决定。

建厂路径尚未确定

经济日报引述台积电向The Information提供的声明称，公司不评论市场传闻或揣测，并重申专注晶圆代工核心业务，持续为逻辑集成电路产业提供技术与产能。中央社报道时，台积电与英伟达尚未回应路透社的置评请求。两篇报道的制造计划均追溯至The Information，不能视为两次独立确认；台积电的声明也没有确认工厂、工艺或客户安排。

英伟达与台积电在内存上的业务联系已有具体线索。10月18日，路透社援引首尔经济日报报道，英伟达要求三星、SK海力士和美光采用台积电3纳米工艺制造NVHBM底层晶粒，核心存储晶粒则采用第六代DRAM技术。该报道说三星经过内部评估接受了要求。这里的商业关系是内存厂商采购逻辑晶粒代工，英伟达规定架构与制造要求；它解释了客户如何把台积电引入内存产品，却还不能确认新的3D DRAM项目。

两种堆叠的分工

理解新计划，需要分清堆叠发生在哪里。SK海力士说明，HBM把DRAM晶粒叠在底层晶粒之上，经硅通孔连接；其与台积电的HBM4合作包括底层晶粒的先进逻辑制造及封装整合。英伟达说明，NVHBM把内存控制器移入HBM堆栈，并集成定制物理接口，改变的是底层逻辑及接口设计。中央社所述3D DRAM则把存储单元向垂直方向堆叠，以提高容量；传闻中的台积电计划涉及这类内存的制造。三者可以属于同一条供应链，但制造对象与工作范围不同。

英伟达推动这类协作，有具体的产品交付理由。其技术博客指出，定制AI加速器项目需要完成内存技术认证、封装整合和验证，这些环节可能形成瓶颈；NVHBM通过与主要内存厂商共同设计、验证底层晶粒，帮助客户减少整合障碍。控制器与接口的布局还牵动计算晶粒面积、封装布线和供电散热。因此，客户对内存供应的要求已经延伸到产品协同设计，单有晶圆产能并不足以完成交付。

存储单元的垂直制造还要解决另一组工艺问题。铠侠披露，已制成并验证八层氧化物半导体晶体管堆叠，通过薄膜堆叠和材料替换形成器件，目标是降低实现高密度3D DRAM的制造难度与成本。它同时利用氧化物半导体的低关断电流，探索减少刷新耗电。这项结果验证的是堆叠结构中的晶体管运行，发布方仍将实际应用列为后续研发目标，不能据此推定台积电项目已经具备量产条件。

imec的研究进一步说明，成本优势必须和可靠性一起成立。氧化物半导体IGZO可以低温沉积，适合在后段工艺中集成存储器件，并为垂直堆叠提供路径；但imec也把可靠性列为产业采用这项技术的重要顾虑，尤其是偏压与温度造成的器件退化，以及氢相关缺陷。上述研究能解释3D DRAM为何需要长期开发，无法确定台积电会采用哪条路线。现有报道没有给出足以判断其单位成本和供货规模的工艺方案。

紧缺来自多道工序

采购端的压力已经反映在价格预测和供应承诺中。9月30日，TrendForce预计，2026年第四季度常规DRAM合约价将环比上涨10%—15%，供应商继续优先把先进制程产能投向高性能服务器产品。10月28日，SK海力士披露，已与14家主要客户签订长期协议，锁定的数量超过其2027年和2028年总产能的50%。前者是常规DRAM价格预测，后者是厂商整体产能的合同覆盖情况，各自反映了涨价压力与提前采购的范围。

短缺也有明确的工序约束。TrendForce指出，服务器DRAM供应受到零部件、封装测试能力以及前段制造调整弹性的共同限制。SK海力士则计划在年底前把M15X提升至最大产能，以增加HBM4供应，并通过长期协议支持扩产安排。这些行动说明，客户采购承诺和工厂爬坡需要衔接；台积电即使确定建厂，也须让存储器件制造、后段整合与客户认证形成连续交付能力，新增厂房才可能转化为可用内存。

由此看，英伟达推动台积电规划3D DRAM，更合理的解读是为未来产品增加制造选择。若计划落实，台积电的工作范围可能延伸到存储单元生产，英伟达也能把内存制造纳入更紧密的产品协同。但眼下能够确认的产业基础，仍是底层逻辑、封装与内存厂商之间的合作。缺少生产时间和工艺方案，使这项计划暂时无法进入近期供需测算，也不足以支持内存采购成本将随之下降的判断。